華為公佈Ascend 910晶片架構細節：7nm+ EUV製程、32核Da Vinci架構
在今天第31屆Hot Chips大會上，華為也作為主角之一參加，與AMD、Intel、ARM等龍頭一道介紹自家在晶片方面的最新成果。華為此次活動的主題是AI晶片所用的Da Vinci架構。在AI訓練晶片已經應用上了HBM2E記憶體，即HBM2增強版。華為Da Vinci核心分為三種，最完整的是“Max”，其次是Lite，再次是Tiny，Max可在一個週期內完成8192次MAC運算，Tiny僅512次。
具體到Ascend AI晶片上，310採用12nm製程，半精度8TFOPs，910採用7nm增強版EUV製程，單Die內建32顆Da Vinci核心，半精度高達256TFOPs，同樣功耗也有350W。910的運算密度超越了精品NVIDIA Tesla V100和Google TPU v3，華為還設計了擁有2048個節點的AI運算伺服器，整體性能多達512 Peta Flops（2048 x 256）。
消息來源
頁:
[1]