Intel Foundry 於 VLSI 研討會分享 18A-P 最新製程進展與創新藍圖

Intel 於 2026 年 VLSI 研討會上，公布晶圓代工（Intel Foundry）最新製程藍圖與長期投資的進展，並宣布 Intel 18A 家族首款效能強化版本 Intel 18A-P 已正式進入風險量產（Risk Production）階段，依照去年向客戶及合作夥伴公布的時程順利推進。

於 VLSI 研討會分享 Intel 18A-P 最新進展

透過電晶體、互連技術以及設計技術協同最佳化（Design-Technology Co-Optimization, DTCO），英特爾持續提升 Intel 18A-P 製程在效能、功耗及設計方面的整體優勢。在 VLSI 研討會上，英特爾晶圓代工工程團隊公布了以下技術進展：

• 相較 Intel 18A 製程，Intel 18A-P 在相同功耗下，可提供最高達 9% 效能提升；或在相同效能下可降低最高 18% 功耗，同時具備更優異的散熱表現與更大的設計彈性。
• Intel 18A-P 具備最新 Power Boost 技術，採用全新的雙接點（dual contact）及低電阻電晶體設計，在相同電容下提升驅動電流，進一步提高運作頻率。
• 透過材料與設計創新，可提升 20%~40% 的散熱效能。
• 透過幾何結構與材料最佳化，將晶片層間垂直互連通孔（Via）電阻降低 10%~30%，提升訊號傳輸效率。
• 透過 PMOS 應變工程提升載子遷移率（Mobility），讓電流更有效率地通過電晶體。
• 提供全新低功耗及高效能電晶體選項，以滿足不同產品設計需求。
• 於超低臨界電壓（Ultra Low Voltage Threshold，ULVT）與低臨界電壓（Low Voltage Threshold，LVT）之間，新增第五組邏輯臨界電壓（Vt），提供設計人員更多速度與功耗最佳化的平衡空間。
• Intel 18A-P 與 Intel 18A 之設計規則完全相容，可直接沿用既有 IP 與設計流程，加速產品開發。
• 與Intel 18A 相同，Intel 18A-P 提供 180 奈米與 160 奈米兩種標準元件高度，以及 50 奈米的接觸式多晶矽閘極間距（Contacted Poly Pitch）。
  

VLSI 研討會其他重要進展

Intel 去年率先於 Intel 18A 製程導入環繞式閘極（Gate-All-Around，GAA）電晶體與背面供電技術。本週於 VLSI 研討會上，進一步說明這兩項核心技術如何為未來邏輯晶片提供更高效能、更佳能源效率及持續微縮能力奠定基礎：

• 在 VLSI 研討會特邀演講中，英特爾晶圓代工副總裁暨院士Eric Karl展示英特爾如何量化背面供電與環繞式閘極電晶體所帶來的技術優勢。他指出相較於傳統正面供電互連架構，此技術可減少 11% 的佈線面積，並將動態電壓驟降減少達 10 倍，進而實現最高 6% 的頻率提升，或降低超過 15% 的動態功耗。
• 英特爾晶圓代工矽與平台工程事業群 Manju Shamanna 分享採用環繞式閘極電晶體與背面供電技術打造的 CPU 核心實測成果。結果顯示，在較低工作電壓下可獲得更優異的頻率擴展能力，包括在約 5V 的低電壓環境下提升 30% 運作頻率，同時降低供電電壓損失（IR Drop），並進一步提升整體運作效率。
  

未來創新研發成果

英特爾亦於會中分享多項長期研發成果，聚焦未來半導體持續微縮的重要技術方向：

• 互補式場效電晶體（Complementary FET，CFET）：英特爾展示採用 45 奈米閘極間距、由 NMOS 與 PMOS 元件垂直堆疊構成的單晶式 CFET反相器。透過垂直元件架構，為環繞式閘極電晶體之後的邏輯製程持續微縮提供新的技術發展方向。
• 氮化鎵（GaN）與矽（Si）整合電源管理技術：英特爾展示在 300 毫米的晶圓上，將氮化鎵功率元件與矽邏輯電路進行整合，其中包含約 1,000 個邏輯閘數位控制模組，可在單一製程整合高效能功率元件與大規模數位控制電路，降低系統複雜度。
• 減材釕（Subtractive ruthenium）互連技術：英特爾展示結合氣隙（Air Gap）整合技術的減材釕互連，相較於傳統銅互連，可將電容降低最高達 35%，並帶來可量測的頻率提升。隨著互連線持續微縮，這項技術為改善電阻電容特性與互連微縮提供了一條具發展潛力的技術路徑。