Intel的XBM記憶體瞄準HBM4，承諾透過UCie連結實現32GT/s的速度和更低的成本

Intel公佈了其XBM記憶體的一項新專利，該記憶體旨在取代HBM4，並提供更高的頻寬能力。

HBM仍然是AI加速器的標準，但最近我們看到LPDDR記憶體被用於克服與該標準相關的短缺、價格和功耗問題。Intel過去在DRAM領域的嘗試，例如HMC（混合記憶體立方體）和MCDRAM，都遇到了各種問題，最終未能上市。但憑藉XBM，Intel正在糾正其DRAM雄心，加上ZAM，該公司可能會再次重返DRAM領域。而此時整個記憶體領域正面臨日益嚴重的短缺。

一方面LPDDR效率更高，容量更大，但同時它也存在頻寬問題。高通正在透過其HBC技術解決這個問題，而Intel也已經提出了一種名為ZAM的HBM替代方案。這些方案尚未進入商業化階段，但Intel似乎又提出了一個新的HBM級競爭對手方案，名為XBM。

根據Intel最新提交的專利申請，XBM是一種跨批次記憶體，它是一個DRAM模組，連接到一個以32GT/s速率運行的UCIe I/O模組。其目標是使XBM記憶體的封裝尺寸與HBM4相當，每個XBM記憶體的晶片容量為0.5至5.0GB。 I/O指令透過基片進行路由。

每個子通道由12個資料區塊組成，8層XBM解決方案最多可容納96個資料區塊，16層XBM解決方案最多可容納192個資料區塊。這些頻道的工作頻率為2GHz。 XBM的優點之一在於它可以採用多種封裝方式，包括MoP（封裝式記憶體），從而在較小的尺寸下提供更高的頻寬和容量。

每個記憶體晶片均採用1T1C（一個電晶體，一個電容）後端DRAM。電晶體在後端製程 (BEOL) 金屬層而非前端矽層中製造。這顯著提高了面積效率，為TSV提供了更多空間，並實現了更高的整體密度/頻寬。

根據詳細訊息，XBM的尺寸應與HBM4相當或更大，同時透過更密集的TSV使用和後端電晶體管，實現更高的頻寬和容量。 XBM旨在克服HBM的限制（TSV面積開銷、佈線複雜性和功耗）。

新的記憶體架構可望透過更多平行子通道和高效堆疊技術，大幅提升總頻寬（據報導推測，頻寬可能提升2倍，但專利本身並未給出GB/s或容量目標等具體指標）。 XBM的商業化目標時間應該是在2030年後，這與我們之前了解到的ZAM的情況相符。

消息來源