Intel全面詳細介紹了採用Multi-Tile Chiplet設計的下一代Sapphire Rapids-SP Xeon CPU

Intel已正式詳細介紹其下一代Sapphire Rapids-SP CPU系列，該系列將成為第四代Xeon Scalable系列的一部分。Intel Sapphire Rapids-SP產品線將包含一系列新技術，其中最重要的是透過其EMIB技術無縫整合多個小晶片或Intel所稱的“Tiles”。

Sapphire Rapids-SP系列將取代Ice Lake-SP系列，並將全面採用“Intel 7”製程（前身為10nm增強型SuperFin），該製程將於今年晚些時候在Alder Lake消費者家族正式亮相。伺服器產品將採用性能優化的Golden Cove核心架構，與Willow Cove核心架構相比，IPC提高了 20%。多個核心擁有多個特點，並透過使用EMIB封裝在一起。

Sapphire Rapids：Sapphire Rapids將Intel的性能核心與新的加速器引擎相結合，為下一代數據中心處理器樹立了標準。Sapphire Rapids的核心是平面的模組化 SoC架構，由於Intel的EMIB多晶片互連封裝技術和先進的Mesh架構，該架構可提供顯著的可擴展性，同時仍保持單Die CPU的優勢。

對於Sapphire Rapids-SP而言，Intel正在使用四塊Multi-Tile Chiplet設計，該設計將提供HBM和非HBM版本。雖然每個tile都是自己的單元，但晶片本身充當一個單一的SOC，每個線程都可以完全訪問所有tile上的所有資源，在整個SOC上始終如一地提供低延遲和高橫截面頻寬寬。每個Tiles進一步由三個主要IP組成，詳情如下：

Compute IP
Cores
Acceleration Engines

I/O IP
CXL 1.1
PCIe Gen 5
UPI 2.0

Memory IP
DDR5
Optane
HBM

Sapphire Rapids-SP將為數據中心平台提供的一些關鍵更改將包括AMX、AiA、FP16和CLDEMOTE功能。加速器引擎將透過將共模任務卸載到這些專用加速器引擎來提高每個核心的效率，這將提高性能並減少完成必要任務所需的時間。

在I/O方面，Sapphire Rapids-SP Xeon CPU將導入CXL 1.1，用於數據中心領域的加速器和記憶體擴展。還有透過Intel UPI改進的多插槽擴展，以16 GT/s的速度提供多達4個x24 UPI連結和新的8S-4UPI性能優化拓撲。新的tile 架構設計還將快取提升到100MB以上，同時支援Persistent Memory 300系列。

Intel還詳細介紹了其帶有HBM的Sapphire Rapids-SP Xeon CPU。從Intel所展示的情況來看，他們的Xeon CPU將容納多達四個HBM封裝，與有8通道DDR5記憶體的標準Sapphire Rapids-SP Xeon CPU相比，所有這些封裝都提供顯著更高的DRAM頻寬。這將使Intel能夠為有需求的客戶提供容量和頻寬都增加的晶片。HBM SKU可用於兩種模式，HBM Flat模式和HBM快取模式。

Intel還展示了他們的Sapphire Rapids-SP Xeon CPU的DEMO，該CPU執行帶有和不帶有AMX指令的內部GEMM核心。啟用AMX的解決方案比非AMX解決方案提高了 7.8 倍。該DEMO也來自早期晶片，因此最終性能可能會進一步提高。Intel沒有透露有關測試平台的任何其他細節。


消息來源