IBM下一代Z處理器詳解：採用7nm製程的Telum晶片，擁有225億個電晶體管，8個執行超過5GHz的...

sxs112.tw · 發表於 2021-8-24 00:05:00

IBM在HotChips 33上詳細介紹了其下一代Telum晶片，該晶片是Z處理器系列的一部分。Telum採用全新的核心架構設計，專為AI加速而設計。

IBM-Z-Telum-Chip-Processor-_-Samsung-7nm-_1-1480x833.png

據IBM稱新優化的Z核心及其全新的快取和多晶片結構層次結構使每個插槽的性能增長超過40%。Telum晶片由總共8個核心組成，擁有專用的L2快取。該晶片擁有SMT2，因此在晶片上提供16個線程，而在4-drawer最多可配置32個核心和64個線程。

IBM-Z-Telum-Chip-Processor-_-Samsung-7nm-_2-1480x833.png

IBM-Z-Telum-Chip-Processor-_-Samsung-7nm-_3-1480x833.png

IBM-Z-Telum-Chip-Processor-_-Samsung-7nm-_5-1480x833.png

IBM-Z-Telum-Chip-Processor-_-Samsung-7nm-_6-1480x833.png

IBM-Z-Telum-Chip-Processor-_-Samsung-7nm-_7-1480x833.png

IBM-Z-Telum-Chip-Processor-_-Samsung-7nm-_8-1480x833.png

IBM-Z-Telum-Chip-Processor-_-Samsung-7nm-_9-1480x833.png

IBM-Z-Telum-Chip-Processor-_-Samsung-7nm-_10-1480x833.png

據說時脈速度高於5GHz，而Telum Z晶片帶有重新設計的分支預測，擁有整合的第一/第二級BTB、動態BTB經過重新配置和超過270K的分支目標表。私有L2快取大小為32MB，擁有19個週期的負載使用延遲（約3.8ns，包括TLB訪問）。

轉向在8個核心之間共享的L3和L4快取，IBM Z Telum晶片在多達8個晶片上封裝了Virtual On-Chip 256MB L3和Virtual 2GB L4。L2採用320GB/s雙向環形互連拓撲，L3採用L2協同分佈式，平均延遲12ns。Virtual L3和L4為每個核心提供1.5倍的快取。

AI Acceleration的性能被為每個晶片超過6TFLOPs，在包含4個IBM Z晶片的4-drawer系統中超過200 TFLOPs。內部矩陣陣列擁有128個tiles和8路FP-16 SIMD、高密度乘法和累積FPU，而啟動陣列由32個tiles和8路FP16/FP-32 SIMD 組成。雙晶片配置可產生116,000 次推理（1.1ms），而32晶片配置可產生 3,600,000次推理（1.2ms）。