Intel的目標是在2025年之後透過3D堆疊電晶體管Foveros Direct實現30%到50%的邏輯縮放改進

Intel的目標是將封裝密度提高10倍以上，將邏輯縮放提高30%到50%，並且超越經典的晶片電晶體管。

最新消息：在對摩爾定律的不懈追求中，Intel公佈了關鍵的封裝、電晶體管和量子物理突破，這些突破對於推進和加速計算進入下一個十年至關重要。在2021年 IEEE國際電子設備會議 (IEDM) 上，Intel概述了其實現混合鍵合封裝互連密度將提高10倍以上、電晶體管縮放面積提高30%至50%、新電源和儲存器技術的重大突破以及新的物理學中的概念可能有一天會徹底改變計算。

重要性：Moore's Law一直在追蹤計算創新，以滿足從大型機到行動電話的每一代技術的需求。隨著我們進入一個擁有無限數據和人工智慧的計算新時代，這種演變今天仍在繼續。

持續創新是Moore's Law的基石。Intel的研究小組致力於在三個關鍵領域進行創新：用於提供更多電晶體管的基本縮放技術；用於功率和記憶體增益的新晶片功能；探索物理學中的新概念，以徹底改變世界的計算方式。許多突破先前Moore's Law障礙並在今天的產品中出現的創新都始於零件研究的工作——包括應變晶片、Hi-K 金屬柵極、FinFET電晶體管、RibbonFET，以及包括EMIB和Foveros Direct在內的封裝創新。

該公司的研究人員概述了針對混合鍵合互連的設計、製程和組裝挑戰的解決方案，預計封裝互連密度將提高10倍以上。在7月的Intel Accelerated活動中，Intel宣布了推出Foveros Direct的計劃，支援亞10nm的凸點間距，為3D堆疊的互連密度提供一個數量級的增加。為了使生態系統能夠從先進封裝中獲益，Intel還呼籲建立新的行業標準和測試，以實現混合鍵合小晶片生態系統。

消息來源