[KJ] 連新版CPUZ都無法辨識的新制程的 Intel Core 2 Duo E6400

不知道有什麼差別~

來看看囉

小弟發表一些拙見...

通常我們稱製程是指其 MOSFET 的 minimum gate-length 為多少 um（或 nm）決定。

像 TSMC 0.18 um，其 min. gate-length 就是 0.18um，這些定義在 spice model 中都找的到。

所以，製程還是 65nm 。

我看了前面幾篇回文，正確的說法應該是改 CPU 的 layout。

之前 Intel E6400 的 cache 是 2M，不過那是 disable 掉本來 4M cache 其中的 2M

這是有辦法作的到的。

本來在 CPU 中，畫 4M 的 cache，可是你又把 2M 給 disable 掉

但是，送到 foundrry 廠（也許 intel 本身就有廠了）還是要作 4M cache 的面積啊。成本比較高 XD

現在改 layout， cpu 中只要放 2M cache。面積小，成本降低了。

以上，是我的一些小小的看法。