AMD Zen2架構新增多條指令，7nm EPYC處理器首發

AMD在去年、今年分別推出了14nm製程的Zen架構及12nm製程的Zen+架構處理器，也就是Ryzen一代、Ryzen二代，再下一步就是7nm製程的Zen2架構了，不過這次會在EPYC伺服器處理器上首發，消費級Ryzen三代要延後一些，兩個系列的產品都會在2019年發布。對於Zen 2架構，目前所知的訊息還非常少，日前在GCC 9編譯器中，AMD提交了一些新的代碼，顯示出Zen 2架構將會新增C​​LWB、RDPID及WBNOINVD多條指令，這也意味著AMD已經開始為Zen 2處理器的優化做準備了。

最新的GCC 9編譯器功能開發會在11月份結束，phoronix網站報導稱AMD日前發布了第一批支援Zen2架構的更新，代號為Znver2。與Zen架構的Znver1代碼相比，Zenver2使用了一樣的成本表及調度數據，所以現在看不出有什麼突破性的變化，但是通過Znver2可以看到AMD在Zen2架構中新增了幾條指令：

- Cache Line Write Back (CLWB)
- Read Processor ID (RDPID)
- Write Back and Do Not Invalidate Cache (WBNOINVD)

這些指令不會是Znver2的全部，可能AMD現在還不想公佈太多，但它將是Zen2處理器的一個新起點。

消息來源



關於AMD的Zen2架構，現在所知的信息是在是很少，可以預見的是Zen架構使用的MCM多芯片體係不會變，EPYC 2代處理器的核心數還會更多，桌面版銳龍3代之前有爆料說是12核起步，不過大部分最關心的還是Zen2的IPC性能，同頻下AMD的銳龍基本上不輸英特爾處理器，但是現在的銳龍頻率上限不如英特爾處理器，這也是Zen2及7nm工藝的一個看點。