據傳AMD下一代Zen 5 CPU有重新設計的快取設計，每個核心更大的L2

據傳AMD Zen 5核心架構具完全重新設計的快取設計，這將有助於提高下一代CPU的IPC。

謠言來自AdoredTV，他分享了有關 AMD下一代Zen 5架構的最新消息。儘管AMD尚未完全完成其Zen 4架構，但該公司已經在實驗室中以早期原型的形式提供了首批Zen 5樣品。

自2020-2021年以來內部代號為 Nirvana的AMD Zen 5核心架構已經開始研發。首批Zen 5產品預計將於2024年上市，根據最近的報導它將完全從頭開始打造。由於是全新的設計，內部CPU架構勢必會有一些較大的變化，一些可能的變化由技術媒體AdoredTV詳細介紹。

據傳AMD Zen 5 CPU核心架構的第一個重大變化是使用了新的Ladder共享快取。早期的Zen架構將L3分成兩個16MB的塊，由每個CCD中的兩個CCX共享。每個 CCX只能訪問16MB的L3。

在Zen 3中AMD改變了這一點，將雙CCX降為一個單一的CCX，該CCX有一個共享的32MB L3，該快取以Ring配置連接到裸Die中的所有8個核心。AMD在Zen 4上保持相同的設計，但據傳Zen 5將再次更改為新的32MB L3 Ladder快取。據說這種結構與Ring互連設計。這裡顯示的圖只是提供新的L3結構如何工作的視覺視角，我們不能確定L3是否會保持在32MB或得到提升。

據傳還將獲得提升的是L2。AdoredTV表示每個AMD Zen 5 CPU核心的L2都將增加。他們表示他們的消息來源指出AMD在其實驗室中每個核心晶片都有2MB和3MB L2，但它們可能是也可能不是Zen 5產品。如果它們是Zen 5晶片，這將分別比現有Zen 4核心的每個核心1MB快取提高2倍和3倍。

AMD Zen 5 CPU核心上增加的快取也可以直接使IPC受益，每個核心2MB的L2提供高達4%的IPC增益，每個核心3MB的L2提供7%的IPC增益。收益是在多線程工作負載中評估的，單線程工作負載可能會產生1%或邊際IPC收益。但如前所述延遲不會受到每個核心添加更多快取的影響，儘管所有這些都需要在正式發佈時進行測試和確認，而這距離現在還有一年的時間。

消息來源