台積電將在A14（1.4nm）製程中跳過高NA EUV；並優先考慮成本效益而非性能

看起來這家台灣龍頭近期不會加入高數值孔徑EUV的潮流。據透露該公司將跳過A14製程的光刻技術。

在採用半導體新元素方面，台積電多年來一直是先驅，並且經常引領潮流。但現在該公司似乎將放棄在其A14製程中使用高NA EUV微影工具，而是依賴更傳統的 0.33-NA EUV技術。這是在北美技術研討會上透露的，台積電業務開發高級副總裁張凱文在會上宣布了這一進展（透過Bits & Chips）。由此可以肯定地說Intel代工廠和幾家DRAM製造商現在比台積電有技術優勢。

台積電將不會使用高NA EUV光刻技術來對A14晶片進行圖案化，該晶片的生產計劃於2028年開始。從2nm到A14，我們不必使用高NA，但我們可以在處理步驟方面繼續保持類似的複雜性。

每一代技術，我們都盡量減少掩模數量的增加。這對於提供有成本效益的解決方案非常重要。

- 台積電的Kevin Zhang

台積電認為高NA對於A14製程來說無關緊要的主要原因是，採用相關的光刻工具，與傳統的EUV方法相比，這家台灣龍頭的成本可能會上漲2.5倍，這最終將使A14製程的生產成本更加昂貴，這意味著它在消費產品中的應用將變得困難。這家台灣龍頭依賴晶片設計和能力，但這並不意味著該公司不會在未來的製程中採用高NA EUV，因為它計劃將其用於A14P製程。

導致高NA推高成本的另一個原因是，台積電的A14單層晶片設計需要多個掩模，而使用最新的光刻工具只意味著這家台灣龍頭推高了成本而沒有帶來太多好處。相反透過專注於0.33-NA EUV，台積電可以使用多重圖案化技術來保持相同程度的設計複雜性，而無需高NA EUV的極端精度，最終降低生產成本。

有趣的是台積電決定放棄高NA EUV，這確實使該公司在採用最新工具方面落後於Intel代工廠等公司，因為據說Intel將在18A製程中使用高NA，預計最早將於明年推出。由於A14P的目標是在2029年推出，因此與同行相比，台積電採用高NA的時間將至少延遲四年，這可能是一個可以讓競爭對手佔據優勢的決定。

消息來源