台積電準備新一代CoPoS封裝技術：最快2028年末量產，NVIDIA可望是首個客戶

根據媒體報導台積電正積極籌備新一代CoPoS（Chip-on-Panel-on-Substrate） 封裝技術，該技術能將封裝基板尺寸顯著擴展至310 x 310mm甚至更大。

CoPoS的核心創新在於將中介層面板化，這是對現有CoWoS-L和CoWoS-R（採用方形基板）的進一步演進。其本質是以大型矩形面板基板取代了傳統的圓形晶圓作為載體。

根據規劃台積電將於2026年建立CoPoS試點生產線，2027年重點進行製程優化以滿足合作夥伴需求，目標在2028年底至2029年初實現CoPoS量產。

與FOPLP（扇出型面板級封裝）一樣，CoPoS（基板上面板晶片封裝）也採用大型面板基板進行封裝，不過兩者存在一些差異。 FOPLP是一種不需要中介層的封裝方法，晶片直接重新分佈在面板基板上，並透過重分佈層（RDL）互連。此方法有成本低、I/O密度高、外形尺寸靈活等優勢，適用於邊緣AI、行動裝置和整合密度適中的中端ASIC等應用。

CoPoS則導入了中介層，從而有著更高的訊號完整性和穩定的功率傳輸，對於整合GPU和HBM晶片的高階產品來說效果更好。同時中介層材料正從傳統的矽變為玻璃，將提供更高的成本效益和熱穩定性。預計未來CoPoS將取代CoWoS-L，而NVIDIA很可能會是第一個合作夥伴。

消息來源