Intel董事稱ASML的高NA EUV機器在未來晶片製造中不會那麼重要

Intel一位董事認為未來的電晶體設計可能會降低製造高階半導體時對先進微影設備的需求。 ASML的極紫外線 (EUV) 微影機是現代先進晶片製造的支柱，因為它們使台積電等公司能夠在晶片上列印極小的電路。然而這位Intel董事認為未來的電晶體設計，包括環繞閘極場效電晶體 (GAAFET) 和互補場效電晶體 (CFET)，將更依賴光刻後的製造步驟，並降低光刻技術在製造高階晶片中的整體重要性。

在投資研究平台Tegus上發布並在X上分享的一篇討論中，一位不願透露姓名的Intel董事表示未來的傳輸設計將減少對先進光刻設備的依賴，而更多地依賴蝕刻技術。雖然光刻機（例如ASML的先進EUV和高數值孔徑EUV掃描器）是最受關注的晶片製造設備，尤其是在出口管制限制的情況下，但製造晶片也涉及其他步驟。

光刻是此製程的第一步，它將設計轉移到晶圓上。然後這些設計透過沉積和蝕刻等製程固定下來。在沉積過程中，晶片製造商將材料沉積在晶圓上，而蝕刻則選擇性地去除這些材料，從而形成晶片電晶體和電路的圖案。

Intel董事表示GAAFET和CFET等新型電晶體設計可以降低光刻機在晶片製造過程中的重要性。這些機器，尤其是EUV掃描儀，由於能夠在晶圓上轉移或列印小型電路設計，在製造7nm及先進技術的晶片方面發揮了至關重要的作用。設計轉移後，蝕刻會去除晶圓上多餘的材料，最終完成設計。目前大多數電晶體設計遵循 FinFET模型，其中電晶體連接到底部的絕緣材料，並透過控制其內部電流的閘極。較新的設計，例如GAAFET，將閘極包裹在電晶體周圍，電晶體組並聯放置。超高階電晶體設計，例如CFET，將電晶體組堆疊在一起，從而節省晶圓上的空間。

Intel董事表示由於GaaFET和CFET設計從四面八方包裹閘極，因此去除晶圓上多餘的材料至關重要。這種包裹要求晶片製造商橫向去除多餘的材料，因此與其增加晶圓在光刻機上的時間以減小特徵尺寸，不如將更多精力放在透過蝕刻去除材料上。

晶片製造中橫向方向的重要性日益增加，這意味著高數值孔徑EUV光刻機對晶片製造的重要性不太可能像其前身EUV光刻機那樣，在7nm或更先進製程的晶片製造中發揮關鍵作用。這位高層認為這種轉變的最終結果是減少了對最小特徵的依賴，因為你仍然可以獲得高密度，不僅在特定平面上，而且在垂直方向上也是如此。

消息來源

不賣中國的下場