PCIe 5.0首秀！PCIe 4.0剛出生就落伍了？

PCIe 4.0產品正在紛紛問世，但是下一代PCIe 5.0已經迫不及待地走來，標準規範剛剛完成不到半年的它，已經得到了一批產品和技術的採納，譬如Intel 10nm Agilex FPGA，比如CXL、CCIX、 Gen-Z高速互連標準。

近日晶片開發工具和矽片IP大廠Synopsys展示了自己的PCIe 5.0 CXL、PCIe 5.0 CCIX方案，這也是PCIe 5.0首次公開。CXL、CCIX都是晶片間的互連協議，用於連接處理器和各種加速器(標量/矢量/矩陣/空間等架構)，並保持低延遲的記憶體和快取一致性，都針對異構計算架構。

CXL 1.0/1.1、CCIX 1.1版本都導入了PCIe 5.0，利用其單鏈路32GT/s高頻寬的優勢，並原生支援不同的鏈路頻寬。

Synopsys最近推出的DesignWare CXL IP方案可採用16nm、10nm、7nm製程，支援16個PCIe鏈路，包括CXL 1.1控制器、矽驗證的PCIe 5.0控制器、矽驗證的32GT/s PHY物理層、RAS、VC驗證IP。DesignWare CCIOX 1.1 IP方案尚未正式發布，不過從展示來看，其功能已經完備，PCIe 5.0已經很好地融入其中。

兩套展示方案都採用FPGA和特殊設備，而沒有使用真實的晶片，所以還只是功能上的展示，距離實際產品尚還需要一些時日，但這無疑表明PCIe 5.0會比我們想像的來得更快。

消息來源