AMD在ISSCC 2020上分享Zen 2架構相關訊息：架構再解析，成本大控制

在最近召開的ISSCC 2020上面，AMD分享了很多關於去年推出的Zen 2架構的細節內容，現在我們找到了相關的報導和當時的展示文件，一起來看看AMD分享了哪些有趣的東西。

首先是Zen 2架構的特點，它是一個能完整覆蓋當前市場的架構，上至伺服器下至行動端，它都可以勝任，一個核心架構橫跨幾乎所有的平台。

Zen 2架構相對於Zen架構有較大的改動，包括使用了全新的“TAGE”分支預測器，優化過的L1指令快取，兩倍的微指令快取，兩倍的浮點單元數據寬度，第三代AGU，加大的各種調度器、指令儲存隊列，兩倍的L1數據快取讀寫頻寬，單個CCX擁有兩倍的L3快取。以上這個改動促成了Zen 2相對於Zen有超過15%的IPC提升。

下面是Zen 2單個核心的顯微照片，AMD標註了不同的功能分區。

每個CCX上面的L3快取實際上是可以被細分成4組，每組4MB大小。

Zen 2的單個CCX，已經是老生常談了的四核16MB L3配置。

不過有趣的是AMD還介紹了兩種新的CCX配置方式，一種是在剛發布不久的Ryzen 4000系APU上面使用的四核4MB L3配置，另外還有一種是還沒有見到實際產品的雙核4MB L3配置。

接下來講的是Zen和Zen 2在製程上面的差異，一個是GF的14nm FinFET製程，一個是台積電的7nm FinFET製程。可以看到新製程帶來了相當高的電晶體管密度提升，在同樣的四核配置下，Zen 2單個CCX在L3倍增的情況下其面積是比Zen的單個CCX小上12.7mm 2的。

製程上面的進步是Zen 2能效比大幅提高的主要來源，但也可以看到架構上的調整也是一大重要因素。

最終達成的，是在單個插槽上面置入兩倍的核心數量，也就是單片最大64核是通過架構、製程雙方共同改良而達成的。

在單核表現上面，Zen 2的單核也更為省電。

最終，Zen 2完成了非常大的進步。

這張資料介紹的是不同市場中的處理器採用的不同封裝策略，可以看到CCD都是一樣的，而IO Die是有很大區別的：在Ryzen系列桌上型處理器上面使用的是桌上型的IO Die，其面積為125mm 2，而在EPYC 2和Ryzen Threadripper上面，用的是伺服器級的IO Die，其面積高達416mm 2。

後面還在繼續誇台積電的7nm製程，它幫助減小了單個CCD的面積。這裡AMD也給出了他們為什麼採用MCM的理由，由於在伺服器和桌上型，很多任務都是IO密集型的，而對於這部分單元來說，更好的製程並不能帶來顯著的性能提升，反而會增加很多成本。於是AMD選擇將整個處理器（實際上是SoC）分區，將CPU核心與IO、記憶體部分分開，後面模組採用舊一代的製程進行製造。

另外為什麼說Zen 2處理器實際上是個SoC呢，因為上面還整合了一些其他的微處理器，或是用於電源管理，或是用於溫度監視。

AMD隨後具體介紹了他們採用的MCM封裝方案的一些細節，包括晶片間互聯的電路佈局和針腳電路佈局。

最終這套Chiplet多晶片方案幫助他們在伺服器產品上面節約了非常多的成本，官方給出的數字是，48核產品大致節約了100%的成本，而16核的產品也約莫節約了40%的成本。

同樣在桌上型，Chiplet也是有著相當大的成本優勢，常見的八核產品大致能夠節省約20~30%，而16核產品更是能夠省出100%的成本，甚至這塊IO Die還可以用來做成X570晶片組。

不管怎麼看Zen 2都是相當成功的一代處理器架構，微觀方面，核心IPC相對上代有15%的提升，已經接近對手沿用多年的架構的水平，在台積電7nm的助力下，它還實現了能耗比方面的大幅進步。宏觀方面採用Chiplet多晶片的封裝方式讓AMD有效控制住了產品的成本，另外帶來的一點好處是產品線擁有相當的可擴展性，往基板上面加核心，不行就換大基板，換大號IO Die，最終我們看到了AMD迅速鋪開Zen 2產品線，下至六核，上至64核，給客戶提供了豐富的選擇，而且新的針對行動端的處理器也已經蓄勢待發，我們馬上就能見到了。

消息來源