AMDAMD將在下一代Zen6 CPU中從SERDES轉向Sea-of-Wires D2D互連，大幅提升能源效率和延遲

AMD計劃在Zen6上大幅提升D2D互連技術，有趣的是我們在Strix Halo APU上已經看到了它的影子。

在深入研究報告之前，我們必須承認High Yield為發現Strix Halo的 D2D互連變化所做的工作，這確實是一個令人興奮的發現。現在身為AMD，您可以依靠製程改進、改進晶片組設計和其他元素來提升效能，但就D2D（晶片到晶片）互連而言，AMD團隊自Zen2以來一直沿用相同的技術。然而隨著下一代Zen6處理器的推出，這種情況可能會改變，有趣的是Strix Halo APU中確實存在Zen6 DNA。

讓我們討論一下當前互連的工作原理。為了實現晶片間的通訊，AMD利用了CCD邊緣晶片上的SERDES PHY。這些PHY允許高速串行通道跨有機基板與I/O/SoC 晶片進行通訊。 SERDES代表串行器/解串器，主要用於將來自各個CCD的平行通訊轉換為串行位元流，並將它們發送到封裝內部，因為在傳統基板上，在晶片之間使用數百條銅線是不切實際的。

在另一端，解串器將串列位元流轉換回另一端的結構。現在如果您猜對了為什麼SERDES效率較低，那麼您猜對了。但如果沒有那麼串列/解串所需的開銷會消耗時脈恢復、均衡以及編碼/解碼所需的能量。其次轉換資料流也會增加兩端D2D通訊之間的延遲，這也是目前方法的缺點。

當D2D通訊僅限於某些傳統晶片時，SERDES方法已經足夠好用，但隨著NPU的加入，像AMD這樣的公司需要穩定、低開銷的記憶體和CCD頻寬。現在憑藉Strix Halo，AMD徹底革新了Zen6晶片的通訊方式。這是透過台積電的InFO-oS（基板整合扇出技術）和重分佈層 (RDL) 實現的。

為了解決資料流轉換帶來的開銷，AMD在Strix Halo中的做法是在由RDL製成的晶片下方的中介層中的晶片之間佈置幾條短而細的平行線路。透過InFO-oS，製造商在矽晶片和有機基板之間佈置了線纜，現在CPU結構可以透過寬並行連接埠進行通訊。如果您問High Yield是如何想出這種新方法的，Strix Halo有一個由微小焊盤組成的矩形區域，這是扇出實現的經典表示，並且移除了大型SERDES區塊。

現在由於無需進行序列化/反序列化，新方法的功耗和延遲要求均有所降低，更重要的是透過在CPU結構中添加更多端口，整體頻寬得以提升。然而扇出型方法存在一些複雜因素，尤其是多層RDL的設計複雜性，而且由於片下 空間已有大量扇出型佈線，佈線優先順序現在也需要調整。

無論如何，AMD Strix Halo在D2D互連方面所取得的成就令人驚嘆，而且其方法預計將與Zen6 CPU保持一致。 High Yield再次取得了驚人的發現。

消息來源