NEC發表40奈米DRAM混載系統LSI製程技術

NEC電子日前完成開發2種線寬40奈米的DRAM混載系統LSI製程技術，使用該製程可以生產最大可整合256Mb DRAM的系統LSI。此次NEC電子推出一種低功耗的UX8GD製程，可使邏輯部份的處理速度最快達800MHz；另一種為低漏電流的UX8LD製程，它的功耗約為內嵌同等容量SRAM的1/3左右。

UX8GD和UX8LD是在線寬從55nm縮小至40nm的CMOS製程技術的基礎上，結合NEC電子原有的eDRAM混載製程技術而成，將DRAM的單元面積縮小至0.06μm2，約為55nm製程產品的1/2，因此在搭載同等容量的記憶體時，晶片面積最大能縮小50%，進一步降低了產品成本。

新技術除了應用55nm DRAM混載LSI製程UX7LSeD中所採用的鉿(hafnium)閘極絕緣膜，還使用了鎳矽化物(nickel-silicide)閘電極、做為DRAM電容器使用的鋯氧化物(zirconium-oxide)高介電率(High-k)絕緣膜技術等，因此能夠降低通道部份的雜質濃度，同時減少寄生阻抗，有利於減少漏極與底板之間的漏電流，並且長時間保持數據減少電晶體性能偏差，實現邏輯/記憶體部份高速化等，有助於用戶輕鬆設計高性能設備。

此項技術的運用，有助於用戶在設計數位相機、相機、遊戲機等對低功耗、小型化，薄型化要求較高的數位AV設備以及手持設備時，能更輕鬆的增加功能。

NEC電子從0.18微米產品時代就開始生產DRAM混載LSI產品。2004年又針對遊戲機、通訊設備等應用開始量產90nm製程的DRAM混載LSI產品。2007年秋季NEC電子推出使用55nm製程開發的DRAM混載LSI樣品，並計劃於2008年開始量產。新技術不僅在原有55nm製程的基礎上實現了低耗電，並透過將線寬減少至40nm，進行最佳化處理，同時具備了提高晶片整合度和降低功耗的雙重優勢。