台積電宣佈推出 6nm 工藝：以 7nm 為基底改進， 2020 年試產

自從台積電、三星在 14 / 16nm 節點超越 Intel 之後，半導體界的製程工藝節點命名就亂了，除了 Intel 還在老老實實按照業界標準命名工藝， 14nm 改進了三代都沒改名什麼 12nm 、 11nm 工藝，但三星、台積電兩家就不同了，製程工藝命名隨意多了，三星一口氣從 14nm 、 11nm 、 10nm 、 8nm 、 7nm 、 6nm 、 5nm 、 4nm 、 3nm 工藝都命名完了，台積電這邊則有 16nm 、 12nm 、 10nm 、 7nm 、 7nm+ 、 5nm ，不過昨晚開始他們也推出了 6nm 工藝 （N6） ，聽上去好像又先進了一代，不過它實際上是以現有的 7nm 工藝為基底改進的，設計方法與 7nm 工藝完全相容，但邏輯密度提升 18% ， 2020 年 Q1 試產。

台積電的 6nm 工藝有點類似 16nm 到 12nm 工藝的改進，實際上是以 7nm 工藝為基底改進的，台積電表示他們利用了 7nm （N7） 到 7nm EUV （N7+） 工藝的經驗及技術，使得 N6 工藝的邏輯密度提升了 18% ，但設計方法與 7nm 工藝又是完全相容的，所以原先的設計可以快速過渡到 N6 工藝，上市時間更快。

與 7nm 工藝相比， 6nm 工藝主要是提升了 18% 邏輯密度，也就是說單位面積上的電晶體數量更多，或者說同樣的電晶體數量下核心面積會更小，因此 6nm 工藝具備更好的成本優勢，同時性能、功耗優勢與 7nm 工藝保持相同。

台積電預計在 2020 年 Q1 試產 6nm 工藝，主要針對中高端行動晶片、 AI 、 5G 、消費級產品、 GPU 等等。

資料來源

所以是7nm++的概念了

不過這個程度用intel標準來看的話大概僅是14nm++++++吧

又或者是剛巧等於10nm