[情報] 瑞薩科技針對汽車系統開發 SH7786 Group 雙核心處理器

東京，2008 年 1 月 31 日訊 — 瑞薩科技宣佈開發以雙 SH-4A CPU 核心為基礎的 SH7786 Group 雙核心處理器。SH7786 Group 的設計目標是針對高效能多媒體系統，特別是汽車資訊系統 (CIS)，例如汽車導航系統，整合瑞薩科技 SH-4A 高效能雙 CPU 核心，提供高達每秒 1920 百萬條指令 (MIPS) 的優異效能*1 (於 533 MHz 運作)。
採用 90 nm (奈米) 製程的初版產品樣品，目前正運送到選定的汽車客戶。採用 65 nm 製程的第二版產品樣品則正在開發中。65 nm 版本以 90 nm 版本為基礎，將提供較低的耗電量，以及更突出的成本效能比。在日本，樣品的運送將從 2008 年 10 月開始，預定將於 2009 年為瑞薩科技的廣泛消費者及工業客戶全面供貨。
SH7786 Group 的雙 CPU 核心採用盛名遠播的 SH-4A，這是 32 位元 RISC*3 微電腦 SuperH*2系列中最強大的 CPU 核心，並新採能支援雙核心組態的核心架構。SH7786 Group 能支援對稱多處理 (SMP) 及非對稱多處理 (AMP)*4，允許兩個 CPU 核心以平行處理技術執行單一處理工作，以提昇效率，因此產生最高達 1920 MIPS 的處理效能 (在 533 MHz 操作)。SH7786 Group 能執行複雜資料的高速處理，以滿足下一代汽車導航系統的需求；這些系統將具備圖形顯示功能、高品質音訊重播，以及影像辨識功能，並且降低耗電量。
SH7786 Group 的另一項重要功能是簡化多核心產品的系統開發工作。開發多核心產品時，具備不同特性與功能的個別系統 (領域) 將分配到每一個 CPU 核心中，並採用分散式功能系統設計，使 CPU 核心能以整合的方式相互操作及運作。SH7786 Group 採用瑞薩科技開發的技術，能支援分散式功能系統的建立工作 (多領域作業系統之間為相互操作所需的通訊介面技術，以及預防這些作業系統之間發生干擾的技術)，如此使開發者能利用為單一作業系統而設計的現有軟體資源，並能在短時間內建立多核心的分散式功能系統。這些技術也能支援同時執行不同的作業系統，而且可靠度高。
瑞薩科技計畫在未來開發以此項技術為基礎的其他多核心產品；其中包括具備 4 個 CPU 核心與雙核心系統晶片 (SoC) 產品的處理器，而這些產品能執行汽車導航系統所需的大多數功能，例如影像處理。
< 產品背景資訊 > 瑞薩科技自創立迄今，銳意經營三大領域 (汽車、行動通訊，以及 PC/視聽) 之一的汽車半導體事業，於下列領域的日本半導體裝置市場取得最高市場佔有率*5：汽車導航系統、引擎/傳動、儀表板，以及安全氣囊。在汽車導航系統的微電腦市場更是獨占鼇頭：在日本的市佔率高達 80%，在全球則達 60%*5。這些裝置使用於在日本與全球銷售的廣泛產品之中。瑞薩科技提供各種產品，滿足 CIS 領域的多樣化客戶需求，例如汽車導航系統；其中包括一系列的高效能處理器，適用於使用晶片組的開發案，包括以影像處理器提供地圖等功能；還有一系列高效能 SoC 產品，適用以單晶片解決方案整合汽車導航系統所需全部功能的開發案，包括影像處理。
但是，高效能多媒體系統，包括如汽車導航系統的 CIS，目前整合了更廣泛的功能，並需求更高的效能。除了使用 2-D 與 3-D 圖形的複雜地圖提供功能，許多這種系統現在還納入娛樂功能，例如影像與聲音功能。未來關於安全性的複雜資訊處理功能，例如影像辨識，將繼續成長；甚至將在這些產品中建置更高階的多媒體功能，擔任車內整合式資訊系統的新核心角色。未來的處理器或 SoC 產品必須提供更高階的效能，以順利處理龐大的資料量。但是藉由更精密的構裝程序或更快速的操作，以獲得必要的效能提升，也會遭遇因為耗電量增加所帶來的問題。
以低耗電量獲得高效能的一種方法，就是將多顆 CPU 整合到單一晶片上。市場的確需要這種多核心技術，藉由多顆 CPU 以平行或分散式組態執行，進而提高效能。
瑞薩科技是採用多核心技術的先驅，早於 2007 年 4 月即推出第一種通用型雙核心微控制器產品 (每一產品均整合兩個 CPU 核心)。我們也開發出含 4 個 SH-4A CPU 核心的原型晶片，最高運算效能達 4,320 MIPS (在 600 MHz 操作)。現在採用 SH-4A CPU 核心的新開發 SH7786 Group 雙核心處理器，進一步鞏固瑞薩科技的多核心技術，使用於需求高效能多媒體運算的應用領域，例如 CIS。
< 產品詳細資訊及功能 > SH7786 Group 在單一晶片上整合雙 SH-4A CPU 核心。SH-4A 是 32 位元 RISC CPU 核心，內含的 CPU 與 FPU 能於指令集層級，向下相容於瑞薩科技製造的 SH-1、SH-2、SH-3 及 SH-4 微電腦。此雙 SH-4A CPU 核心新用於能支援雙核心組態的核心架構中；雙核心能支援對稱多處理 (SMP) 及非對稱多處理 (AMP)，在開發者建立系統時，提供極大彈性。
每一 CPU 可獨立設定時脈頻率及低功率模式，能將耗電量降到最低，同時能因應運算負載的變化。
SH7786 Group 的主要功能摘要如下。

(1)	雙高效能 SH-4A CPU 核心提供高達 1920 MIPS 的優異處理能力
	每一 CPU 核心具有內建的浮點運算單元 (FPU)，最高操作頻率為 533 MHz。這些 FPU 能支援單精度 (single-precision) 與雙精度 (double-precision) 算數運算，達到最高 7.46 GFLOPS (每秒 giga [十億] 浮點運算) 的單精度效能，最適合靜止影像或 MPEG 影片的高速與高品質轉碼處理。
(2)	快速開發採用多核心技術的分散式功能系統，並支援高可靠度操作
	在採用多核心裝置的分散式功能系統中，具備不同特性與功能的個別子系統稱為領域。SH7786 Group 採用 EXREAL-ExARIA 通訊介面 (領域相互操作) 技術，以整合多個領域的作業系統；並採用 EXREAL-ExVisor 技術以預防這些多領域的作業系統之間發生干擾。*6這兩項技術協助簡化採用多核心裝置的分散式功能系統的開發工作。它們能在採用 SH7786 Group 雙核心處理器的系統中，使用原先為單一 SH-4A CPU 核心所開發的現有軟體資源。它們也能以高可靠度執行多個 OS。
(3)	即時回溯支援能減輕軟體的開發負荷
	客戶在開發系統的期間，經過稱為偵錯 (debugging) 的程序以消除軟體錯誤。這涉及檢查「軌跡」(traces)，以判斷軟體是否在已安裝的處理器上正確執行。SH7786 Group 雙核心處理器包含 H-UDI (使用者偵錯介面) 及 AUD (進階使用者偵錯器) 晶片內建偵錯功能，支援在處理器的最高運算頻率，進行即時偵錯及追蹤。其他產品，例如模擬器，提供彈性偵錯功能，減輕客戶的軟體開發負擔。
(4)	晶片內建的 PCI Express 匯流排介面提供高速資料傳輸
	PCI Express 是支援大量資料傳輸的串列 I/O 匯流排介面。SH7786 Group 建置多個 PCI Express 匯流排介面，可設定以 1 至 4 排 (lane) 運作*7，以外部記憶體或配備多個 PCI Express 匯流排介面的其他裝置，提供高達 800 MB/sec 的高速資料傳輸。排與排之間，也具備高速資料傳輸功能。例如，連接符合 PCI Express 匯流排連接規格的高效能外接式顯示裝置，就能提供高階顯示功能。此外，現有的廉價與標準化周邊裝置只要能支援 PCI Express 匯流排介面，就可繼續使用，如此允許彈性擴充，並協助降低整體系統成本。

< 額外的產品資訊 > SH7786 Group 的雙 SH-4A CPU 核心能支援對稱多處理 (SMP) 及非對稱多處理 (AMP)。在 SMP 方面，建置窺探 (Snoop) 控制器，藉由處理 CPU 核心之間的快取更新資料交換，維持 CPU 內部快取的一致性。此外，每一 CPU 可獨立設定時脈頻率及低功率模式，能將耗電量降到最低，同時能因應運算負載的變化。
每一 CPU 核心具備內部快取記憶體，此記憶體設定為 32-Kbyte 4 向聯合指令快取，以及 32-Kbyte 4 向聯合資料快取。支援快取一致性，實現高速軟體處理。
此外，每一 CPU 具有 8-Kbytes RAM，用於高速指令取得；以及 16-Kbytes RAM，用於高速資料存取。在這些 RAM 區域中儲存例外狀況的處理常式，可以增強系統的即時效能。除了上述 PCI Express 匯流排介面之外，SH7786 Group 建置 USB 2.0 高速 (480 Mbps [每秒百萬位元]) 主機與功能支援。此舉簡化具有 USB 功能的系統開發工作，而且不需要專屬的外部 USB 2.0 控制器。SH7786 Group 也整合符合 IEEE 802.3*9 標準的媒體存取控制器 (MAC)*8，因此能輕易建置連接至 10/100 Mbps 乙太網路 LAN 的功能。
開發環境的選項包括 E10A-USB，以提供多核心的晶片內建偵錯模擬器，並具備廣泛的彈性同時與單 CPU 偵錯功能；包括同時執行、同時中斷、單 CPU 中斷與重新執行。還有多核心的 E200F 全規格模擬器提供多核心追蹤功能。如果它們配合開發環境，能減輕軟體開發者的工作負荷。
瑞薩科技將以 SH7786 Group 為基礎，為各種領域開發進階的周邊功能，並推出新產品，滿足市場瞬息萬變的需求。

備註：	1.	每秒百萬指令 (MIPS)：代表 CPU 運算效能的單位。每秒能處理一百萬條指令的能力等於 1 MIPS。數字越高，代表 CPU 的運算能力越高。
	2.	SuperH™ 為瑞薩科技的商標。
	3.	精簡指令集電腦 (RISC)：一種 CPU 設計理念，目標是使用精簡的指令集以簡化硬體組態，進而提高運算速度。
	4.	對稱多處理 (SMP) 及非對稱多處理 (AMP)：SMP 是一種多處理器電腦架構，兩顆或更多顆相同的 CPU 核心同時執行相同的作業系統。AMP 這種架構則是兩顆或更多顆相同的 CPU 核心各自獨立執行不同的作業系統，或相同作業系統的個別副本。
	5.	市場佔有率為瑞薩科技的估計數據。
	6.	EXREAL-ExARIA 與 EXREAL-ExVisor：與日立公司 (Hitachi, Ltd.) 協同開發的技術，目標使用者是採用多核心裝置的分散式功能系統開發者。這些是 Exreal Platform™的一部份；此整合式解決方案涵從蓋瑞薩科技系統晶片 (SoC) 裝置開發，一直到客戶系統開發的所有階段。(Exreal Platform™是一種「母平台」，做為開發個別特定領域平台的基礎。)
	7.	一排 (One lane)：雙向資料 I/O 使用兩組訊號線來達成，驅動器與接收器各用一組，因此共有四條線。PCI Express 使用點對點串列資料傳輸方式，實體層在每一方向包含兩條線，因此雙向資料傳輸的最低組態需要四條線。此最低組態稱為一排。
	8.	媒體存取控制器 (MAC)：資料連結層中的最低子層。它指定訊框的傳送與接收方式、訊框格式，與資料錯誤偵測功能。
	9.	IEEE 802.3：IEEE 802 是美國電機電子工程師學會 (IEEE) 中的區域網路標準化委員會。IEEE 802.3 是採用 CSMA/CD 的 10/100 Mbps 乙太網路區域網路標準。CSMA/CD 代表「具備碰撞偵測功能的載體感測多重存取」(carrier sense multiple access with collision detection)，這種通訊協定在傳送資料之前會偵測是否有載體存在，在傳送時如果偵測到碰撞，資料的傳輸就會中斷一個固定期間，然後恢復傳輸。

* Other product names, company names, or brands mentioned are the property of their respective owners.
< 典型應用 >

• 汽車導航系統、遊戲主機、家用數位電子裝置，與工業設備等。

< Specifications >

Item	SH7786 Group Specifications
Power supply voltage	1.00 V (internal), 1.8 V (PCI Express), 3.3 V (I/O)
Max. operating frequency	533 MHz x 2
Max. processing performance	1920 MIPS, 7.46 GFLOPS (operating at 533 MHz)
CPU cores	SH-4A x 2
Operating temperature range	-40 to 85ºC
On-chip RAM	High-speed RAM: (8 Kbytes + 16 Kbytes) x 2
External bus interfaces	Local bus state controller: Supports connection of SRAM, burst ROM, etc. Supports MPX bus and PCMCIA interfaces. PCI Express bus controller: Operates as PCIe root port or endpoint. Support for 2 virtual channels (VC) USB controller: USB 2.0 interface Ports: 2 (1 host/function port, 1 host port) Host: Support for EHCI ver. 1.0 and OHCI ver. 1.0a Function: On-chip device controller with USB 2.0 support Transfer speed: High-speed/full-speed Ethernet controller: MII interface (no PHY) conforming to IEEE 802.3u Support for frame send/receive Support for 10/100 Mbps data transfer Magic packet detection Flow control (IEEE 802.3x/back pressure) On-chip DMA controller
Main on-chip peripheral functions	Display unit 854 x 480 dot ( max. )
	Direct memory access controller x 12 channels
	Serial communication interface with FIFO x 6 channels (max.)
	Timer x 6 channels
	Sound interfaces
	Interrupt controller

Information contained in this news release is current as of the date of the press announcement, but may be subject to change without prior notice.

情報
https://tw.renesas.com/fmwk.jsp?cnt=press_release20080131.htm&fp=/company_info/news_and_events/press_releases